이미지 크게보기

시높시스·케이던스·알파웨이브
설계자산 파트너십 대폭 강화
AI·모바일 등 핵심IP 선제확보
파운드리 공정마다 적기에 활용
경계현“5년내 TSMC 넘어설것”

이미지 크게보기

삼성전자가 차세대 반도체 설계자산(IP) 글로벌 톱3인 시높시스, 케이던스, 알파웨이브와 협업을 대폭 강화해 파운드리(반도체 위탁생산) 생태계 구축을 추진한다. IP는 반도체의 특정 기능을 회로로 구현한 설계 블록이다. 반도체 칩 설계 시 이를 활용하면 빠르게 고성능의 제품을 만들 수 있는 반도체 설계의 필수 요소다. 이를 통해 글로벌 파운드리 1위 업체인 대만 TSMC에 대한 추격의 고삐를 죈다는 계획이어서 추이가 주목된다.

삼성전자는 14일 반도체 뉴스룸에 “오는 28일(현지시간) 미국 새너제이(산호세)에서 열리는 삼성파운드리포럼에서 시높시스와 케이던스, 알파웨이브 등 IP 파트너와의 협력 내용과 최첨단 IP 로드맵 전략을 공개할 예정”이라고 밝혔다. 이번 협업에 따라 국내외 팹리스 고객들은 자신들의 반도체 제품을 생산할 삼성전자 파운드리 공정에 최적화된 IP를 제품 개발 단계에 따라 적기에 활용할 수 있게 된다.

삼성전자는 인공지능(AI), 그래픽처리장치(GPU), 고성능 컴퓨팅(HPC) 등은 물론 오토모티브(Automotive)·모바일 등 다양한 분야의 고객들에게 필요한 핵심 IP를 선제적으로 확보해 새로운 팹리스 고객을 유치하고 모든 고객에 대한 개발 지원 역량을 높일 계획이다. 삼성전자가 공정 설계 키트(PDK), 설계방법론(DM) 등 최첨단 IP 개발에 필요한 파운드리 공정 정보를 IP 파트너에 전달하면 IP 파트너들은 삼성전자 파운드리 공정에 최적화된 IP를 개발해 국내외 팹리스 고객에게 제공하는 것이다. 이번 협력에는 파운드리 전 응용처에 필요한 핵심 IP가 포함될 예정이다. 6세대 고속 입출력 인터페이스(PCIe), 112Gbps SerDes(직렬-병렬 변환기) 등 고속 데이터 입출력을 가능케 하는 인터페이스 IP와 칩렛(여러 반도체를 하나의 패키지에 넣는 기술) 등 최첨단 패키지용 UCIe(칩렛 등 차세대 반도체 패키지를 위한 기술) IP 등을 글로벌 IP 생태계 파트너들과 개발할 계획이다.

IP는 통상 제품 개발·검증에 최소 2년∼2년 6개월의 기간이 소요된다. 업계에서는 팹리스가 IP 개발을 IP 파트너에 맡기면 칩 개발부터 양산에 이르는 시간을 기존 약 3년 6개월∼5년에서 1년 6개월∼2년으로 줄일 수 있다고 보고 있다.

경계현(사진) 삼성전자 사장(DS 부문장)은 IP의 중요성을 강조하며 5년 내 TSMC를 따라잡겠다는 목표를 제시한 바 있다. 대만 시장조사업체 트렌드포스에 따르면 올해 1분기 삼성전자 파운드리 시장점유율은 12.4%로, TSMC(60.1%)와의 격차가 전 분기 42.7%포인트에서 47.7%포인트로 더 벌어진 상태다.

이승주 기자 sj@munhwa.com